Flip-Flop con Preset e Clear

- Due input aggiuntivi che forzano lo stato del Flip-Flop a 0 o 1
  - Es. all'accensione del computer tutti i f-f dovrebbero essere a 0
  - Se P,C =1 il f-f è controllato da Clk e D. Se P=0,Q=1. Se C=0,Q=0.



Figure A.32. Master-slave D flip-flop with *Preset* and *Clear*.

Registri e Registri a scorrimento

- Memorizziamo una parola in un'unica struttura: registro
  - Letture e scritture sincronizzate in contemporanea dallo stesso Clk
- Realizziamo lo scorrimento di un bit alla volta (a dx o sx) con una catena di f-f
  - Se l'out va in input effettuiamo la rotazione del registro



Clk	D	Q(t + 1)
0	x	Q(t)
1	0	0
1	1	1

• Bisognerebbe avere un solo shift a clock: con i soli f-f D latch non controllo il numero di shift, che dipendono dalla durata del clock e dal delay di ogni f-f
->Usiamo le configurazioni Master Slave o Edge Triggered

Registro Seriale/Parallelo con Flip-Flop D

- Nella configurazione parallela:
  - se Load=0, l'input è Serial e lo shift è seriale
  - se Load=1, la lettura/scrittura è parallela



Figure A.34. Parallel-access shift register.

Registri

- I registri si distinguono sulla base dei seguenti aspetti:
- Modalità di caricamento dati
  - Parallelo
  - Seriale
- Modalità di lettura dati
  - Parallelo
  - Seriale
- Operazioni sui dati:
  - Scorrimento a destra
  - Scorrimento a sinistra
  - Scorrimento circolare
  - Scorrimento con immissione di un valore

Registri

- Registro *parallelo-parallelo* a 4 bit



Registri

- Registro *serie-serie* a 4 bit (*Shift Register*)



Registri a scorrimento

Input: Serie -> Output: Serie



Input: Serie -> Output: Serie/Parallelo



Trasferimento seriale



Trasferimento parallelo



Counter

- Realizzato con f-f T per diversi scopi:
  - Scaler: genera clock a frequenze sottomultiple di quella del clock principale
- Gli stati dei f-f effettuano un conteggio binario
- Il Clk può essere unico o comandare tutti i f-f (asincrono, sincrono)



(a) Circuit



(b) Timing diagram

Esercizi: Half-Adder

- L'half adder, detto anche semisommatore, è un componente elettronico digitale che esegue la somma di due bit A e B e la presenta sull'uscita S; inoltre viene calcolato anche il riporto C, senza tener conto però di un eventuale riporto in ingresso
- Disegnare un half adder

Esercizi: Half-Adder

- Disegnare un half adder



Schematic

Inputs		Outputs	
A	B	S	C
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1





Esercizi

- Un (Full-)adder, aggiunge all'half adder un carry-in
- Realizzare un Full adder
- Realizzare un Full adder componendo due half-adder

Esercizi

- Realizzare un Full adder







Esercizi

- Realizzare un Full adder componendo due half-adder



Esercizi

- Realizzare una ALU ad un bit che dati due ingressi (A,B) ed un eventuale carry-in (Cin) sia in grado di eseguire le seguenti funzioni
  - A AND B
  - A OR B
  - A + B con Carry-out (Cout)
  - NOT B



f1	f2	op
0	0	AND
0	1	OR
1	0	NOT B
1	1	ADD