

Architettura dei Calcolatori

Corso di
Architettura dei Sistemi a Microprocessore

Luigi Coppolino
Dipartimento di Ingegneria
Università degli Studi di Napoli “Parthenope”



The Fault and Intrusion Tolerant NEtworked SystemS (FITNESS) Research Group
<http://www.fitnesslab.eu/>



Riferimenti

- Riferimenti:
 - Hamacher, Vranesic, Zaky, "Computer Organization and Embedded Systems", (6th edition), McGraw-Hill: Chapter 1

Roadmap

- Tipi di computer
- Unità funzionali
 1. Memorie
 2. Processore
 3. I/O
 4. Datapath e Unità di Controllo
 5. Connessione delle unità: il BUS
 6. Ciclo di Esecuzione del processore
- Prestazioni
- Il Motorola 68K

Tipi di computer

- Personal Computers
 - Desktop computers
 - Notebook computers
- Smartphone, Tablet
- Carte a microprocessore
- Embedded Systems ...
 - Lavatrice
 - Smart TV
 - ...
- Cloud Computing

Esempio di Desktop

The screenshot shows a Windows Internet Explorer window displaying a Dell website. The main content is an advertisement for Dell desktop computers. The ad features a woman using a computer and the text "COME È SEMPLICE LA VITA! Organizzate e accedete alle vostre foto, video e musica in un lampo con Windows Vista™, ora disponibile su una selezione di desktops Dell". It includes a "Windows Vista" logo. Below the ad, there are four desktop models labeled "Applicazioni di base per privati", "Interramento", "XPS e Prestazioni", and "Offerte della settimana". A sidebar on the left lists filtering options for "Tipi" (e.g., "Applicazioni di base per privati", "Interramento", "XPS e prestazioni"), "Famiglia prodotto" (e.g., "Dimension", "Precision", "XPS"), "Processori" (e.g., "Intel Celeron D", "Intel Pentium D", "Intel Xeon", "Intel® Core™ Duo", "AMD Sempron™", "AMD Athlon™ 64", "AMD Athlon™ 64 x2 Dual-core"), "Design" (e.g., "Espandibile", "Chassis compatto e di piccole dimensioni"), and "Collegamenti utili" (e.g., "Windows Vista™", "McAfee"). The bottom of the page shows navigation links like "Cerca", "Y! Mail", "Answers", "Il Mio Yahoo!", "Notizie", "Sport", "Finanza", "Carrello", "Benvenuto in Dell.com", "Ricerca", and "Impostazioni".

Esempio di Notebook

The screenshot shows a Microsoft Internet Explorer browser window displaying the official VAIO website for Italy. The page is titled "Notebook VAIO". It features a navigation menu at the top with links to "HOME PAGE", "PERCHÉ SCEGLIERE VAIO?", "PRODOTTI", "ASSISTENZA", "CLUB VAIO", and "STAMPA". Below the menu, there's a sidebar with links to "NOTEBOOK VAIO", "SERIE AR", "SERIE C", "SERIE BX", "SERIE FE", "SERIE N", "SERIE UX", "SERIE S2", "SERIE TX", "VAIO DIGITAL HOME", and "ACCESSORI VAIO". A "VAIO Professional" link is also present. The main content area is divided into six sections, each featuring a laptop image and a brief description:

- Serie AR**: Stile wide screen e specifiche di grande valore.
- Serie C**: Ispirato alla vita. Concepito per te.
- Serie BX**: Tecnologie all'avanguardia per la sicurezza del tuo business.
- Serie FE**: Vedere per credere.
- Serie N**: Intelligenza ed eleganza.
- Serie UX**: Mobilità senza confini.

Each section includes a list of specifications and a "Per saperne di più" link. The right side of the page has a banner stating "VAIO consiglia Windows Vista™ Business." and a "VAIO PROFESSIONAL" logo. The bottom of the page shows the standard Internet Explorer interface with tabs, search bar, and status bar indicating "100%".

Esempio di Smartphone/Tablet

RISOLUZIONE	1136 x 640 (326 ppi)	1280 x 720 (306 ppi)	1280 x 768 (331 ppi)
TIPOLOGIA	IPS Retina Display	Super AMOLED HD	PureMotion HD+ IPS LCD
SCHERMO			
BATTERIA	Non specificata	2100 mAh	2000 mAh
MEMORIA ROM	16/32/64 GB	16/32/64 GB	32 GB
ESPANSIONE	Nessuna	Micro-SDXC	Nessuna
FOTOCAMERA	8MP, LED, f/2.4	8MP, LED, f/2.6	8MP, LED, f/2.0
FOTOCAMERA FRONTALE	1.2 MP	2 MP	1.3 MP
NFC	No	Si	Si
BLUETOOTH	4	4	3.1
PROCESSORE	Apple A6 - Dual-core	Exynos 4412 - Quad-core	Snapdragon S4 - Dual-core
GPU	Non specificata	Mali-400MP	Adreno 225
RAM	1 GB	1 GB	1 GB
MHL	No	Si	Si
Wi-Fi	802.11 a/b/g/n dual-band	802.11 a/b/g/n dual-band	802.11 a/b/g/n
SISTEMA OPERATIVO	iOS 6	Android 4.0.4 ICS - aggiornabile a 4.1.1 Jelly Bean	Windows Phone 8





Processor	<ul style="list-style-type: none"> Nvidia Tegra 3 Quad-core 1.6GHz Cortex A9 	<ul style="list-style-type: none"> Apple A6X Dual-core GPU: PowerVR SGX543MP4
RAM	1GB	1GB
Screen size and type	<ul style="list-style-type: none"> 10.1 inch Super IPS+ LCD 	<ul style="list-style-type: none"> 9.7 inch IPS LCD
Resolution	1920 x 1200 pixels	1536 x 2048 pixels
DPI	224 ppi	264 ppi
Storage	32GB/64GB	16GB/32GB/64GB
microSD	Yes, up to 32GB	No
Battery	<ul style="list-style-type: none"> 25Wh 10 hours of use time 	<ul style="list-style-type: none"> 42.5 Wh 10 hours of use time
Rear Camera	<ul style="list-style-type: none"> 8MP 	<ul style="list-style-type: none"> 5MP

OVERVIEW DEI COMPONENTI HARDWARE



The Fault and Intrusion Tolerant NEtworked SystemS (FITNESS) Research Group
<http://www.fitnesslab.eu/>













The Fault and Intrusion Tolerant Networked Systems (FITNESS) Research Group
<http://www.fitnesslab.eu/>



Installare una memoria DIMM




Installare una CPU





Installare una PCI card


Installare un HD IDE/SATA




ATA

ESS) Research Group

Chipset (northbridge and southbridge)



Un esempio dal mondo reale




ORGANIZZAZIONE DI UN SISTEMA A MICROPROCESSORE

The Fault and Intrusion Tolerant NEtworked SystemS (FITNESS) Research Group
<http://www.fitnesslab.eu/>



Unità funzionali



@@@ È un modello concettuale, i.e. non corrisponde alla reale implementazione fisica

Unità di I/O

- Input: Typical devices – keyboard, touchpad, mouse, microphone, camera, communication lines, the Internet
- Output: Typical devices – text and graphics displays, printers

Memoria Primaria

Anche detta Main memory


- Celle binarie dette **bit**, organizzate in words tipicamente di 32 bits
- Una parola (word) di 32-bit contiene quattro **bytes** di 8-bit
- Un personal computer ha tipicamente una memoria tra i 2 e i 4 Gigabytes (109 bytes)
- I **programmi** ed i relativi **dati** devono essere in questa memoria per poter essere eseguiti

Processori a parola e processori a carattere

- I processori “a parola” hanno la memoria organizzata in locazioni (parole o *word*) di 16 bit, 32 bit o 64 bit
- I processori “a carattere” accedono alla memoria con un parallelismo di 1 byte (8 bit)
- La maggior parte dei sistemi moderni accede alla memoria con un parallelismo di “parole” da 16, 32 o 64 bit, ma l’unità indirizzabile di memoria (locazione) è ancora il byte (sistemi a memoria *byte-addressable*)

Memoria: parole allineate e non allineate

- Per un processore a parola di 16 bit, una *parola* che inizia ad un indirizzo pari si dice “allineata sul limite di parola”
- Tipicamente, un tale processore è in grado di accedere ai due byte che costituiscono una parola allineata mediante una sola operazione di lettura
- Il processore 8086 consente l'utilizzo di parole non allineate, cioè parole che iniziano ad un indirizzo dispari, ma in tal caso sono necessari 2 distinti accessi in memoria
- Il processore 68000 NON consente l'accesso a parole non allineate



Memoria Secondaria


O memoria di massa

- magnetic disks, optical disks, flash memory devices
- è utilizzata per l'archiviazione di dati e programmi
- valori tipici (disco) 500 Gigabytes o Terabytes (1012 bytes)


Memoria Cache

- Tipicamente collocata sul chip del processore
- Più piccola ma più veloce della memoria principale
- Contiene le porzioni di programma correntemente in esecuzione ed i dati su cui tali porzioni di programma stanno operando

Gerarchia di Memoria




La gerarchia di memoria del Pentium




Esempi di chip di memoria

512 K * 8 bit



(a)

4096 K * 1 bit




(b)

Single-In-Line Memory Module


- Adattato da:
 - Texas Instruments MOS Memory:
Commercial and Military Specifications
DataBook, Texas Instruments,
Literature Response Center, P.O. Box
172228, Denver, Colorado, 1991

PIN NOMENCLATURE	
A0-A9	Address Inputs
<u>CAS</u>	Column-Address Strobe
DQ1-DQ8	Data In/Data Out
NC	No Connection
RAS	Row-Address Strobe
V _{cc}	5-V Supply
V _{ss}	Ground
<u>W</u>	Write Enable




Montaggio dei moduli su una SIMM

- DRAM IC
 - DRAM Integrated Circuit
- PCB
 - Printed Circuit Board
- SIMM socket
 - Single In-Line Memory Module Socket




La memoria nel computer


- Disposizione orizzontale



- | Disposizione verticale




Banchi e schemi di memoria



SIMM a 30 e a 72 pin

- 30 pin
 - 8 bit
- 72 pin
 - 32 bit



Credit card memories

- Chiamate così perchè occupano grosso modo lo stesso spazio di una carta di credito



DIMM a 72 e 168 pin

- SO DIMM
 - Small Outline DIMM
 - 32 bit
- 168 pin DIMM
 - 64 bit




The three examples illustrate the differences among SIMM, DIMM, and SO-DIMM products. The full-size, 168-pin DIMM supports 64-bit transfers without being twice the size of the 72-pin SIMM which supports only 32-bit transfers. The SO-DIMM also supports 32-bit transfers and was designed for use in notebook computers.

DRAM Packages

- DIP
 - Dual In-Line Package
- SOJ
 - Small Outline J-lead
- TSOP
 - Thin, Small Outline Package

DIP Integrated Circuit



SOJ DRAM Package



TSOP DRAM Package



Nota importante

In generale, le differenze tassonomiche si riflettono anche in:

- Differenze **strutturali**
- Differenze **funzionali**
- Differenze **tecnologiche**

Type	Category	Erasure	Byte alterable	Volatile	Typical use
SRAM	Read/write	Electrical	Yes	Yes	Level 2 cache
DRAM	Read/write	Electrical	Yes	Yes	Main memory
ROM	Read-only	Not possible	No	No	Large volume appliances
PROM	Read-only	Not possible	No	No	Small volume equipment
EPROM	Read-mostly	UV light	No	No	Device prototyping
EEPROM	Read-mostly	Electrical	Yes	No	Device prototyping
Flash	Read/write	Electrical	No	No	Film for digital camera

Il processore

- È in grado di eseguire un set di azioni elaborative elementari (**istruzioni**) più o meno complesse
- Una istruzione ha una lunghezza tipicamente multipla della lunghezza di parola
- Una sequenza di istruzioni costituisce un **programma**
- Un programma, ed i dati su cui esso opera, deve essere in memoria principale per poter essere eseguito


Tipi di istruzione

Tre tipi principali


- Load – sposta un dato dalla memoria (o un input) al processore
- Store – sposta un dato da un registro del processore alla memoria (o un dispositivo di output)
- Operate – esegue una operazione aritmetica o logica su dati presenti nei registri del processore

Modello architetturale di un processore

Modello a registri generali



Interazione processore-memoria



Componenti fondamentali del processore

- Registro Program Counter (PC) o Prossima Istruzione
- Instruction Register (IR) o Registro di decodifica (D)
- Registri di uso generale R_0, \dots, R_{n-1}
- Registro di stato (SR)
- Collegamento con la memoria
 - » Registro Memory Address (MA)
 - » Registro Memory Buffer (MB)
- Collegamento con i dispositivi di input/output (I/O)
 - » Registro di input (RI) e Registro di output (RO)
- Unità aritmetico/logica (ALU)
 - » Registri di appoggio per la ALU (O1, O2, U)
- Unità di controllo

Registri del processore

- Registri interni
 - » Necessari al funzionamento del processore
 - » Non direttamente visibili al programmatore (non appartengono al *modello di programmazione*)
- Registri di macchina
 - » Visibili al programmatore (appartengono al *modello di programmazione*)
 - Registri generali
 - Registri speciali

Processore a registri generali

- Il processore dispone di un set di registri R_0, R_1, \dots, R_{N-1} utilizzabili indifferentemente
- Le istruzioni che operano su registri sono più veloci di quelle che operano su locazioni di memoria
- Il programmatore può utilizzare i registri del processore per memorizzare i dati di uso più frequente (concetto di gerarchia di memorie)
- Istruzioni con operandi registri:

$$[R_0] + [R_1] \rightarrow R_1$$

- Istruzioni con operandi memoria-registri:

$$[R_0] + M[1000] \rightarrow R_0$$


*memory-to-register
register-to-memory*

$$M[1000] + [R_1] \rightarrow M[1000]$$

Funzioni dei registri di macchina

- Indirizzo dell'istruzione corrente (PC)
- Transito dati (qualunque registro generale)
- Accumulazione di risultati
 - » es: $R0 := \text{NOT } R0$ oppure $R0 := R0 + R1$
- Indirizzamento
- Indicatori o flag (Registro di Stato)
- Altre funzioni speciali

CPU Data Path



- Connnette le unità del processore e consente lo scambio dei dati
- È regolato da segnali di controllo
- Tali segnali sono controllati dalla “unità di controllo”

L'Unità di Controllo

- Governa l'evoluzione del processore (e quindi l'esecuzione dei programmi)
- Abilita/Disabilita il passaggio dei dati sul datapath
- Può essere implementata seguendo due approcci
 - Cablato
 - Microprogrammato

Controllo cablato

- È detto anche hardwired
- La sezione di controllo si basa su una macchina a stati finiti
 - Progettata con le tecniche classiche del progetto di circuiti digitali
 - Spesso con il supporto di strumenti di progettazione integrati (linguaggi/simulatori di hardware)
- Più efficiente ma più rigido

Controllo microprogrammato

- È detto anche microcoded
- La sezione di controllo si basa su un microprogramma
 - Scritto in un linguaggio simile a quello assemblativo
 - Tradotto in codice binario
 - Memorizzato su una ROM (Control Store)
- Più lento ma più flessibile


Strutture di bus

Architettura generale CPU-memoria-I/O

- In un sistema esiste un numero ben preciso di bus di I/O oppure un unico bus
- A livello di sistema esistono due modelli distinti di collegamento:
 - Modello a bus distinti: verso l'esterno ci sono due bus fisici distinti, uno per la memoria e l'altro per l'I/O. In termini di caratteristiche del processore si parla di "Isolated I/O"
 - Modello a bus unico: su un bus unico sono collegati memoria e sistema di I/O. In termini di caratteristiche del processore si parla di "Memory Mapped I/O".


Architettura generale CPU-memoria-I/O

- L'unico bus di collegamento fra CPU, Memoria e I/O si suddivide in tre bus componenti:
 - Bus-dati: trasferisce i dati da una unità all'altra;
 - Bus-indirizzi: comunica l'indirizzo (di memoria o di I/O) dal quale o verso il quale il dato è indirizzato;
 - Linee di controllo: trasferiscono informazioni o indicatori per il controllo e la temporizzazione delle operazioni, ad esempio i segnali RE e WE, ack e così via.



Ciclo del processore

(<http://www.eastaughs.fsnet.co.uk/cpu/execution-program.htm>)




- Fetch: Carica la prossima istruzione (PC) nell' IR
- Decode: Decodifica l'istruzione (determina l'operazione da compiere, come prelevare gli operandi, ...)
- Recupera i dati necessari ed esegue l'azione richiesta

Software

- System Software
- Compiler
 - Source File → Object File
- Text Editor
- Operating System

Sistema Monoprogrammato



Performance

- Elapsed Time
- Processor Time

Basic Performance Equation

$$T = (N*S) / R$$

- T = processor time for executing the program
- N = actual number of instruction executions
- S = average number of basic steps for a machine instruction
- R = clock rate

Pipelining and Superscalar Operation

- Pipelining:
 - Technique for overlapping the execution of successive instructions
 - In the ideal case, if all instructions are overlapped to the maximum degree possible, execution proceeds at the rate of one instruction completed in each clock cycle
- Superscalar Operation:
 - Requires multiple pipelines
 - Allows a higher degree of concurrency

Instruction Set: CISC and RISC

- Complex Instruction Set Computer (CISC)
 - Complex Instructions, which require a large number of basic steps to execute (N is small, S is large)
- Reduced Instruction Set Computer (RISC)
 - Simple Instructions, which require a small number of basic steps to execute (N is large, S is small)
 - It is much easier to implement efficient pipelining

Accesso alla Memoria: CISC vs RISC

Add LOCA, R0

Load LOCA, R1

Add R1, R0

“CISC” style

“RISC” style

Compiler

- Translates a high-level language program into a sequence of machine instructions
- An optimizing compiler takes advantage of various features of the target processor to reduce the total number of clock cycles needed to execute a program ($N * S$)
 - It is closely linked to the processor architecture
- It may rearrange program instructions

Performance Measurement

The screenshot shows the homepage of the Standard Performance Evaluation Corporation (SPEC) website. The page is titled "Standard Performance Evaluation Corporation". On the left, there is a sidebar with a "spec" logo icon and several menu items: "Benchmarks" (with sub-options for CPU, Graphics/Applications, HPC/OMP, Java Client/Server, Mail Servers, Network File System, Power and Performance, Virtualization, and Web Servers), "Results Search", "Submitting Results" (with sub-options for CPUJava/Mail/Web/SFS, HPCOMP, SPECapc/SPECviewperf), "Order Benchmarks", "Order Form", and "SPEC" (with sub-options for About SPEC, GPC, HPG, OSG, Membership, Press Releases, Trademarks, and SPEC Fair Use). The main content area contains a paragraph about the organization's mission to establish and endorse standardized benchmarks for high-performance computers. It also features a "What's New" section with several entries: 03/05/2007 (CPU2000 retired, replaced by CPU2006), 02/28/2007 (APC group releases SPECapc benchmark for Solid Edge V19), 02/20/2007 (SPECjAppServer2004 updated to version 1.08), 02/20/2007 (CPU2000 result submissions accepted until February 24), 02/05/2007 (free one-day benchmarking workshop on June 22, 2007), and 02/05/2007 (SPECchpc2002 being retired).

The Fault and Intrusion Tolerant NEtworked SystemS (FITNESS) Research Group
<http://www.fitnesslab.eu/>



Prospettiva storica

- 1st generation
 - Vacuum tube technology
 - Assembly language programs
 - Magnetic core memories
- 2nd generation
 - Transistor technology
 - Fortran language programs
- 3rd generation
 - Integrated circuit technology
 - Microprogramming, parallelism, pipelining, caches, virtual memories
- 4th generation
 - Very Large Scale Integration (VLSI) technology
- Beyond the 4th generation

Rappresentazione binaria

Un intero a 32-bit in notazione binaria posizionale è rappresentato come:

$$B = b_{31} \ b_{30} \ \dots \ b_1 \ b_0$$

Se $b_i = 1$, allora 2^i va sommato per determinare il valore B

Rappresentazione del segno

Per gli interi con segno, il bit più significativo rappresenta il segno:

- 0 positivo
- 1 negativo

Esistono tre modi di rappresentare un numero con segno:

- Modulo e segno
- Complementi a 1
- Complementi a 2

B**Valore rappresentato**

b_3	b_2	b_1	b_0	Segno e val. ass.	Comp. a 1	Comp. a 2
0	1	1	1	+7	+7	+7
0	1	1	0	+6	+6	+6
0	1	0	1	+5	+5	+5
0	1	0	0	+4	+4	+4
0	0	1	1	+3	+3	+3
0	0	1	0	+2	+2	+2
0	0	0	1	+1	+1	+1
0	0	0	0	+0	+0	+0
1	0	0	0	-0	-7	-8
1	0	0	1	-1	-6	-7
1	0	1	0	-2	-5	-6
1	0	1	1	-3	-4	-5
1	1	0	0	-4	-3	-4
1	1	0	1	-5	-2	-3
1	1	1	0	-6	-1	-2
1	1	1	1	-7	-0	-1

Figura 1.3 Distribuzione del valore in rappresentazione, in segno e valore assoluto, complemento a uno e a due, per numeri da $n = 4$ bit.

Complementi a 2

La rappresentazione in complementi a 2 è quella utilizzata nei sistemi moderni

Consideriamo un esempio di un intero a 4-bit:

Il valore +5 è rappresentato come:

0 1 0 1

Per avere il valore -5, si complementano tutti i bit

0 1 0 1 => 1 0 1 0

e si somma 1

1 0 1 1

Somma

Esempio di somma di numeri a 4 bit

$$\begin{array}{r} 0001 \\ + 010_1 \\ \hline \end{array} \quad \begin{array}{r} +1 \\ +5 \\ \hline \end{array} \quad \begin{array}{r} 0100 \\ + 1010 \\ \hline \end{array} \quad \begin{array}{r} +4 \\ -6 \\ \hline \end{array}$$
$$\begin{array}{r} 0110 \\ +6 \\ \hline \end{array} \quad \begin{array}{r} 1110 \\ -2 \\ \hline \end{array}$$

Sottrazione

Effettuare il complemento a due del sottraendo e sommare

$$\begin{array}{r} 1110 \\ - 1011 \\ \hline \end{array} \quad \begin{array}{r} -2 \\ -5 \\ \hline \end{array} \quad \xrightarrow{\hspace{1cm}} \quad \begin{array}{r} 1110 \\ + 101000_1 \\ \hline \end{array}$$

+3 0011

Overflow

- Due esempi di overflow: il risultato eccede il range dei rappresentabili

$$\begin{array}{r} 0110 \\ + 0_100 \\ \hline \end{array} \quad \begin{array}{r} +6 \\ +4 \\ \hline \end{array} \quad \begin{array}{r} 1110 \\ 11001 \\ \hline \end{array} \quad \begin{array}{r} -2 \\ -7 \\ \hline \end{array}$$
$$\begin{array}{r} 1010 \\ +10 \\ \hline \end{array} \quad \begin{array}{r} 0111 \\ -9 \\ \hline \end{array}$$

Estensione del segno

- Estensione del segno da 4-bit a 8-bit

0 1 0 1 ➔ 0 0 0 0 0 1 0 1

1 1 1 0 ➔ 1 1 1 1 1 1 1 0

Rappresentazione dei Caratteri

American Standard Code for Information
Interchange (ASCII) utilizza codici a 7-bit

Esempi:

carattere	rappresentazione
A	1 0 0 0 0 0 1
7	0 1 1 0 1 1 1
+	0 1 0 1 0 1 1

Byte	Cod.	Char	Byte	Cod.	Char	Byte	Cod.	Char	Byte	Cod.	Char
00000000	0	Null	00100000	32	Spc	01000000	64	@	01100000	96	`
00000001	1	Start of heading	00100001	33	!	01000001	65	A	01100001	97	a
00000010	2	Start of text	00100010	34	"	01000010	66	B	01100010	98	b
00000011	3	End of text	00100011	35	#	01000011	67	C	01100011	99	c
00000100	4	End of transmit	00100100	36	\$	01000100	68	D	01100100	100	d
00000101	5	Enquiry	00100101	37	%	01000101	69	E	01100101	101	e
00000110	6	Acknowledge	00100110	38	&	01000110	70	F	01100110	102	f
00000111	7	Audible bell	00100111	39	,	01000111	71	G	01100111	103	g
00001000	8	Backspace	00101000	40	(01001000	72	H	01101000	104	h
00001001	9	Horizontal tab	00101001	41)	01001001	73	I	01101001	105	i
00001010	10	Line feed	00101010	42	*	01001010	74	J	01101010	106	j
00001011	11	Vertical tab	00101011	43	+	01001011	75	K	01101011	107	k
00001100	12	Form Feed	00101100	44	,	01001100	76	L	01101100	108	l
00001101	13	Carriage return	00101101	45	-	01001101	77	M	01101101	109	m
00001110	14	Shift out	00101110	46	.	01001110	78	N	01101110	110	n
00001111	15	Shift in	00101111	47	/	01001111	79	O	01101111	111	o
00010000	16	Data link escape	00110000	48	0	01010000	80	P	01110000	112	p
00010001	17	Device control 1	00110001	49	1	01010001	81	Q	01110001	113	q
00010010	18	Device control 2	00110010	50	2	01010010	82	R	01110010	114	r
00010011	19	Device control 3	00110011	51	3	01010011	83	S	01110011	115	s
00010100	20	Device control 4	00110100	52	4	01010100	84	T	01110100	116	t
00010101	21	Neg. acknowledge	00110101	53	5	01010101	85	U	01110101	117	u
00010110	22	Synchronous idle	00110110	54	6	01010110	86	V	01110110	118	v
00010111	23	End trans. block	00110111	55	7	01010111	87	W	01110111	119	w
00011000	24	Cancel	00111000	56	8	01011000	88	X	01111000	120	x
00011001	25	End of medium	00111001	57	9	01011001	89	Y	01111001	121	y
00011010	26	Substitution	00111010	58	:	01011010	90	Z	01111010	122	z
00011011	27	Escape	00111011	59	;	01011011	91]	01111011	123	{
00011100	28	File separator	00111100	60	<	01011100	92	\	01111100	124	
00011101	29	Group separator	00111101	61	=	01011101	93]	01111101	125	}
00011110	30	Record Separator	00111110	62	>	01011110	94	^	01111110	126	~
00011111	31	Unit separator	00111111	63	?	01011111	95	Del	01111111	127	Del



Floating-point numbers

32-bit signed numbers have a limited range

Integers (with their binary point fixed at the right end) have a magnitude up to 10^{10}

Fractions (with their binary point fixed just after the sign bit) have a magnitude down to 10^{-10}

Floating-point numbers

A larger range can be obtained by letting the binary point “float” to the left or right

<1 1 0 1 0 1..... >

Arithmetic unit operations automatically adjust the binary point as computation proceeds

Floating-point numbers


A floating-point number can be represented in a 32-bit word as follows:

- 1 bit for the **Sign** of the number
- 8 bits for a **signed exponent** to a **base of 2**
- 23 **significant bits** in the form **1.xx...x**

The value represented is:

$$+/- \ 1.xx...x \times 2^{\text{exp}}$$

Architettura del processore MC 68000



Caratteristiche del processore MC68000 - 1/2

- Dati:
 - All'esterno:
parola di 16 bit (16 pin per i dati)
 - All'interno:
registri di 32 bit
- Indirizzi:
 - All'esterno:
Di 24 bit (spazio di indirizzamento fisico $2^{24} = 16M$)
 - 512 pagine (2^9) da 32K (2^{15})
 - All'interno:
Di 32 bit

Caratteristiche del processore MC68000 - 2/2

Parallelismo della memoria:

- Parole di 16 bit, ognuna costituita da due byte con indirizzi distinti (memoria byte addressable)

Convenzioni della memoria:

- Una parola deve essere allineata ad un indirizzo pari (even boundary)
- Convenzione big-endian

Modello di programmazione del MC68000

